This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP403101384A

DOCUMENT-IDENTIFIER:

JP 03101384 A

TITLE:

EXPOSURE CONTROL CIRCUIT FOR CCD

SOLID-STATE IMAGE

PICKUP ELEMENT

PUBN-DATE:

April 26, 1991

INVENTOR-INFORMATION:

NAME

HIGASHITSUTSUMI, YOSHIHITO

ASSIGNEE-INFORMATION:

NAMÉ

SANYO ELECTRIC CO LTD

COUNTRY N/A

APPL-NO:

JP02212018

APPL-DATE: August 9, 1990

INT-CL (IPC): H04N005/335

ABSTRACT:

PURPOSE: To realize the optimum response state by comparing an integral value that is the output of a CCD solid-state image pickup element with a reference level, performing up/down counting, and varying the driving timing of a reverse transfer means.

CONSTITUTION: Part of video output is integrated at an integration circuit 13, and integral output is compared with an adjustable reference voltage at need at a comparator 14. The comparator 14 performs the above comparison at every vertical scan period and simultaneously, generates a count-up pulse when the output of the integration circuit 13 exceeds the reference voltage, i.e., when exposure is limited, and generates a count-down pulse when the former goes less than the latter i.e., when the exposure is increased. When a timing pulse is inputted to a reverse transfer pulse generation circuit 17, a reverse transfer pulse width is inputted to a switching pulse generation circuit 18. Thereby, the optimum exposure state can be obtained.

COPYRIGHT: (C) 1991, JPO&Japio

®日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平3-101384

51nt.Cl.5

識別記号

庁内整理番号

④公開 平成3年(1991)4月26日

H 04 N 5/335

·Q

8838-5C

審査請求 有 発明の数 1 (全6頁)

会発明の名称

CCD固体撮像素子の露出制御回路

②特 願 平2-212018

②出 願 昭61(1986)9月11日

前実用新案出願日援用

@発明者

1 提

良 仁

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

勿出 願 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

仰代 理 人 弁理士 西野 卓嗣 外2名

明細哲

1. 発明の名称

CCD固体版像素子の露出制御回路

2. 特許請求の範囲

(1)受光エリアの指摘電荷を垂直走在のブランキング期間に蓄積エリアに転送し、 該蓄積エリアの蓄積電荷を水平走発信号に同期して転送出力するフレームトランスファ型の C C D 間体操像素子

前記受光エリアの蓄積電荷を水平走査のブランキング則関に前記蓄積エリアとは反対方向に転送する逆転送手段と、

前記CCD関体操像表子の出力レベルに応じて前 別逆転送手段の駆動タイミングを制御する転送制 御手段とを、

それぞれ配してなり、

前記転送制御手段は、前記CCD間体操像素子の出力を積分する積分回路と、抜積分回路の出力と 場体レベルとを比較する比較回路と、抜比較回路 の出力に基づいてアップカウント又はダウンカウ ントをなすアップダウンカウンタと、終アップダウンカウンタの出力に基づいて前期連転送手段の 駅動タイミングを変化させるタイミング制御回路 と、備えてなることを特徴とする露出制御问路。 2. 発明の詳細な規明

(イ) 産業上の利用分野

本発明は、CCD関係最優素子の常出制御回路に関する。

(ロ) 従来の技術

テレビカメラの諸出制御は、通常アイリス制御 同路によりレンズ筒内の絞り機構を制御しており コストアップの要因となっていた。そこで、例え ば昭和54年7月1日発行の「テレビジョン学会 注引第33巻第7号第536~541頁には、学 光期間中の光電速度を2段階に切り換えるべいで 北方の電位と第1の電位より低レベルの第2の はないに印刷すると共に、何電位の切り換え タイミングを撮像出力レベルを得るように構 ことにより一定の撮像出力レベルを得るように構 成した露出制御回路が開示されている。

以下、上述する森出制御回路の構成に付いて設明する。

第2 図はフレームトランスファ型 C C D 間体操像素子の動作説明図であり、C C D 固体操像素子は、受光エリア (1) と、蓄積エリア (2) と、水平転送レジスタ (3) と、出力アンブ (4) とからなり、受光エリア (1) と蓄積エリア (2) にはそれぞれ 4 相の垂直転送クロック (ø 1) ~ (ø 4) と (ø 51) ~ (ø 54) とが印刷され、水平転送レジスタ (3) には 2 相の水平転送クロック (ø 11) (ø 112) が印加される。

受光エリア (1) に印加される形成転送クロックは、第1・第2の電極に第1相・第2相の形成 転送クロック (41) (42) が、また第3・第4の電極に第3相・第4相の形成転送クロック (4 、) (44) がそれぞれ印加される。受光エリアに 終て第1及び第3の電極下は n 型の拡散層が、 また第2及び第4の電極下は n 型の拡散層がそれぞれ形成されており、光器積期間中(受光期間

3 们(φ、)、第 4 相(φ 4)と順に発せられ、受光エリア(1)にある全ての器検電荷を審模エリア(2)に転送する。転送された器積電荷は匪血転送クロック(φ 51)~(φ 52)によって 1 水平走在期間に 1 ラインの割合で水平走在のブランキング期間に水平転送レジスタ(3)に転送される水平転送レジスタ(3)に転送された器積電荷は水平転送クロック(φ 11)(φ 112)に同期して映像保号期間に導出され、出力アンプ(4)を介して撮像出力として導出される。

(ハ) 発明が解決しようとする課題

しかし、上述の報出制御回路の場合、者積進位 として進荷転送電位とは異なる進位を設定するために別の電源を必要とし、回路規模の増大を作っ てコストアップを招くことになる。

そこで、フレームトランスファ型のCCD固体 操像者子に於て、水平走在のブランキング期間に 受光エリアの蓄積電荷を受光エリア外へ排出する 排出手段と、CCD固体操像者子の出力レベルに 応じて排出手段の駆動タイミングを制御する排出 中)に第1及び第2の電極がハイレベルになると 受光エリア(1)のポテンシャル状態は第3回に 示すような状態となり、第2の電極下に光電変換 された電荷が者積されることになる。

第1図は、各選底転送クロック(φι)~(φι) の出力波形を示す図である。図より明らかなよう に、第1相と第2相の垂直転送クロック(41) (φ₂) がハイレベルとなって進行の書積がなさ れるとき、転送電位である第1の電位V。より低 い第2の単位Vxを数定し、両単位Vo・ Vxの切 り換えタイミングを変化させることにより最適な **霧出状態を実現している。即ち、光器積期間しゅ** に於ける第2の谁住印加期間(xが及くなると谁 質の蓄積は制限され、逆に短くなると電質の蓄積 は増加傾向となる。このように指摘量をコント ロールされた芸様電荷は、垂直走糞のブランギン グ別間内に設定される電荷伝送期間に蓄積エリア (2)に転送される。この順方向転送期間に於て デューティーサイクルを50%とすると軽値転送 クロックは、第1相(φι)、第2相(φェ)、第

制御手段とを設けた選出制御側路が考えられている。

ところが、上述する構成に於て、排出制御手段 をアナログサーボで構成する場合、露出変化に対 する正方向と逆方向との応答が等しくなるため、 露光過多となったときに露出抑圧の応答が遅れて 感じることがある。

(二) 課題を解決するための手段

 力に基づいて前別逆転送手段の駆動タイミングを 変化させるタイミング制御回路と、によって構成 することを特徴とする。

(ホ)作用

本発明によれば、必要に応じてアップカウントの最とダウンカウントの量とを異ならせることができ、変化する方向に応じて応答速度が別々に改定されると共に、受光状態にある受光エリアに於て、蓄積電荷が連方向に伝送されて排出されるように構成されており、その駆動タイミングを撮像者子の出力レベルに対応して変化させることで最適の露出状態が得られる。

(へ) 実施例

以下、本発明を財景する一実施例に従い説明する。

第1 図は、本発明器出制御回路の回路プロック 図である。本実施例は、基本クロックを発生する 発援回路(5)、基本クロックを人力する水平プランキングパルス発生回路(7)と第1・第2の 転送クロック発生同路(8)(10)と遊転送ク

送クロックとは逆相であり、受光エリア(1)の 電極に印加されたとき受光エリア(1)の蓄積電 骨を逆方向に転送して関示省略したオーバーフ ロードレインに流し出している。また、この逆転 送クロックは、撮像出力に対するノイズの発生を 防止するため水平走変のブランキング期間にのみ 専出される関係上、1回の転送ライン数が制限される。そこで本実施例では、複数の水平走変期間 に紅って逆転送を維持することにより受光エリア (1)内の全ての蓄積電荷を消去している。また 受光エリア(1)の耐素数が少ない場合には、1 回の転送で蓄積電荷の消去を完了することも可能 である。

羽出された機像出力は、映像処理回路(12)に於て処理され、映像信号として出力される。この映像出力は、一部が積分回路(13)に於て積分される。積分出力は、操像出力レベルと対応関係にあり、積分出力レベルを所定の範囲内に固定することが露出状態を一定にすることとなる。積分出力は、レベル比較回路(14)に於いて必要

ロック発生间路(9)と水平転送クロック発生回 路(11)とを配している。第1の転送クロック 免生回路(8)は、垂直プランキングパルスを制 御人力として張直走をのブランキング期間に受光 エリア(1)の苗積電荷を蓄積エリア(2)に転 送するため第1の転送クロックを出力する。第2 の転送クロック発生回路(10)は、垂直走査の プランキング期間に第1の転送クロックと同様に 岩積エリア(2)に岩積電荷を転送するクロック 及び、苗積エリア(2)内の苗積電荷を水平追儺 のプランキング期間に1ラインづつ水平転送レジ スタ(3)に転送するクロックよりなる第2の転 送クロックを出力する。水平転送クロック発生国 路(11)は、水平走在のブランキング期間に水 平転送レジスタ (3) に転送された脊積電荷を続 く水平走在期間に導出せしめる2相の水平転送ク ロックを出力する。逆転送クロック発化回路(9) は、水平走在のブランキング期間に4相の遊伝送 クロックを出力する。尚、この連転送クロックは 形直走をのブランキング期間に発せられる形直転

に応じて調整可能な基準進圧と比較される。この . レベル比較回路(14)は、垂直走査期間毎に比 枚をしながら複分回路(13)の方が大きくなる とき、即ち路出を制限するときカウントアップパ ルスを発生し、小さくなるとき、即ち露出を増加 するときカウントダウンパルスを発生する。この カウントアップパルスとカウントダウンパルスと は、アップダウンカウンタ(15)の計数入力と される。従って、アップダウンカウンタ(15) の出力はCCD固体撮像素子の受光エリア(1) への人射光量に応じて変化する。このアップダウ ンカウンタ(15)の出力は、遅直ブランキング パルスに従ってダウンカウンタ(16)にプリ セットされる。プリセット後、このダウンカウン タ (16) は、クロックパルスをダウンカウント して出力が「0」となったときにタイミングパル スを発生する。このタイミングパルスが遊転送パ ルス発化阿路(17)に入力されると、所定のパ ルス幅を有する逆転送パルスが切り換えパルス発 作同路(18)に入力される。切り換えパルス発 生回路(18)は、連転送パルスと水平ブランキングパルスとの論理積出力を切り換えパルスとしてクロック選択回路(19)に入力している。このクロック選択回路(19)は、切り換えパルスの度に逆転送クロックを選択出力することになり受光エリア(1)中の蓄積電荷は、光帯積に必要が受光エリア(1)中の蓄積電荷が受光エリア(1)を関いてない。所定の水外に設立れ、所定の水外に提出される。その結果、受光エリア(1)を指積エリア(2)に転送されるがで光エリア(1)を指積エリア(2)に転送される。流域はパルスの発性に対して、近転送パルスの発性タイミングが露光観を調整する。

第5 図は、クロック選択同路(19)より受光 エリア(1)の電極に印加される第1の垂直転送 クロック(φ1)~(φ4)の波形説明図である。 光帯積期間に於て第1相及び第2相の垂直転送クロック(φ1)(φ2)はハイレベル状態にあり、 当該電極下に光電変換によって発生する電荷を帯 机する。また第1の垂直転送クロック(φ1)~

出力される第2の転送クロック(φ s i)~(φ s i) は、第7図に示すように水平走査のブランキング 別間に1クロックづつ発生し、水平転送レジスタ (3)に1ラインづつの搭積電荷を転送する。

(ト) 発明の効果

本発明によれば、路出を制御する方向に応じて 応答速度をそれぞれ自由に設定でき、 最適な応答 状態をコストアップを作うことなく実現できる。

また、水平転送がなされていないブランキング 即間に逆転送が行われるため、逆転送に伴って発 生するノイズが撮像出力に混入することもなく、 その効果は大である。


4. 図面の簡単な説明


第1 図は本意明の一支施例を示す回路プロック 図、第2 図はフレームトランスファ型 C C D 固体 磁像素子の動作説明図、第3 図は光緒積期間に於 ける受光エリアのボテンシャル状態説明図、第4 図は従来の第1の異直転送クロック波形説明図、 第5 図は本意明の第1の異直転送クロック波形説 明図、第6 図は飛直走在のブランキング期間に於


(φ 4) は、垂直走査のブランキング期間蓄積電 荷を蓄積エリア(2)に転送しており、図中のタ イミングし;~し4に於て、受光エリア(1)及び 指植エリア(2)の進板下のポテンシャルは第 G 凶のように変化する。従って、 遅直走在のブラン キング期間期間に於て潜積電荷は、時間の経過と 世に斯方向(若積エリア方向)に転送される。 一 ガ、第5図より明らかなように、発生タイミング が制御される逆転送パルスに対応して発生する逆 候送クロックは、逆転送パルスの発生期間に対応 してクロック選択问路から受光エリア(1)に供 給される。この遊伝送クロックは、第7回に図示 するように水平走在のブランキング期間にのみ花 生し、第8以に拡大して示すようなクロック波形 を見する。この第8匁に於けるタイミングしじ ~し、 に於て、当該遺憾下のポテンシャルは第 9以に示すように変化する。従って、苗積電荷は 遊転道時に時間の経過と共に逆方向に転送されて オーバーフロードレインに排出されることになる 尚、第2の転送クロック発生国路(10)より


けるポテンシャル変化規則図、第7回は逆転送クロック及び第2の形直転送クロックの波形規則図 第8回は逆転送クロック波形規則図、第9回は逆 転送時のポテンシャル変化規則図である。


> 出願人 三洋電機株式会社 代理人 乔理士 西野中間(外2名)











第 7 図

